如何制作納秒計(jì)數(shù)器？

解答動(dòng)態(tài)

• 

  您最便宜的解決方案將取決于您的時(shí)間成本，元件和電路板的調(diào)試時(shí)間。
  在這種情況下，您最好的解決方案是使用100兆赫計(jì)數(shù)器從易趣的150
  美元https://www.ebay.ca/itm/AGILENT-HP-5316B-HIGH-PERFORMANCE-FREQUENCY-COUNTER-100-MHz-LOOK-REF-330G/193032320482？hash=item2cf19f75e2:g:O8UAAOSws3ldSDHf
  
• 

  （基本上是+/-100ns）。
  那么，像ATTINY2313這樣的廉價(jià)8位微可以在20M下計(jì)時(shí)，那么你只需在輸入捕獲模式下使用它的定時(shí)器，就可以在脈沖的每一端獲得+/-25ns的精度，達(dá)到+/-50ns的精度（模時(shí)鐘抖動(dòng)和不精確性，所以使用好的時(shí)鐘晶體）75ns的精度應(yīng)該是可能的。
  
• 

  你改變了很多要求！用納秒來測(cè)量是很困難的。測(cè)量精度為+100ns的東西真的不是。一個(gè)10MHz的計(jì)數(shù)器工作得很好，如果你想確定的話，可以使用20兆赫。
  任何現(xiàn)代32位微（投資：2歐元…）都有定時(shí)器/捕獲單元，可以為你做到這一點(diǎn)。
  你已經(jīng)從一個(gè)需要自己的硬件設(shè)計(jì)的問題變成了一個(gè)連最便宜的STM32評(píng)估板都可以開箱即用的問題：這很好地說明了需求工程。
  
• 

  我認(rèn)為這里最現(xiàn)實(shí)的方法可能還有一點(diǎn)棘手的：第一個(gè)總之，你必須意識(shí)到你的信號(hào)有一個(gè)相當(dāng)高的帶寬，假設(shè)你的脈沖上升時(shí)間需要相當(dāng)陡，甚至獲得所需的定時(shí)精度（例如，如果你的上升時(shí)間是40納秒，然后在1ns的邊緣不會(huì)發(fā)生太大的電壓差，最微小的噪聲和組件溫度變化會(huì)使測(cè)量偏離目標(biāo)精度）。
  這意味著您的電路板設(shè)計(jì)需要具有寬帶意識(shí)，這基本上意味著您需要將其設(shè)計(jì)為高速邏輯或射頻電路板，有適當(dāng)?shù)木彌_器/放大器、匹配的記錄道、匹配的輸入和輸出等等。
  假設(shè)你把模擬端整理好了，大多數(shù)邏輯仍然太慢，無法計(jì)算那么快，而且大多數(shù)離散邏輯也太小，無法計(jì)算10億納秒！因此，我認(rèn)為這可以歸結(jié)為“濫用”FPGA上的快速輸入，以降低工作速度方法：使用用FPGA實(shí)現(xiàn)高速SERDES。萊迪思公司的ECP5系列或許可以。得到一個(gè)2.5gb/s或更高的SERDES，用它來采樣你的信號(hào)在千兆每秒，轉(zhuǎn)換成10位單位，這樣你的計(jì)數(shù)可以發(fā)生在一個(gè)更容易的100m，并在FPGA做計(jì)數(shù)。對(duì)于信號(hào)變化的10位符號(hào)，您只需在這10位中找到第一個(gè)變化的位，就可以用納秒計(jì)算出來精確。使用一種具有寬并行總線（例如，N位寬）的FPGA，在這種FPGA中，您可以在N個(gè)步進(jìn)到N-1納秒的時(shí)間內(nèi)對(duì)不同輸入之間人為增加的偏差進(jìn)行編程。進(jìn)紙（匹配長(zhǎng)度�。�將相同的信號(hào)發(fā)送到所有N個(gè)輸入端，每N納秒采樣一次。 我認(rèn)為第一種方法更簡(jiǎn)單。在這兩種情況下，您都需要購買一塊FPGA評(píng)估板來跨越最初的硬件設(shè)計(jì)障礙。這個(gè)速率排除了所有常用的邏輯系列，如74XX、CD4XXX等。即使是“高速”系列也遠(yuǎn)遠(yuǎn)不夠快。
  這就讓ECL（發(fā)射極耦合邏輯）成為下一步。這些都是相當(dāng)昂貴，并使用大量的權(quán)力，但當(dāng)你需要，你使用它們。例如，有一個(gè)半導(dǎo)體上MC100EP016AFAG，這是一個(gè)ECL 8位上/下計(jì)數(shù)器。它的數(shù)據(jù)表是這里：
  ON半導(dǎo)體ECL 8位計(jì)數(shù)器2 從70攝氏度時(shí)1.3GHz的時(shí)鐘可以看出：
  
  當(dāng)然，你不能把其中一個(gè)放進(jìn)一個(gè)試驗(yàn)板，期望它以這樣的速度工作。你需要非常仔細(xì)地遵循射頻設(shè)計(jì)規(guī)則。
  祝你好運(yùn)，因?yàn)檫@肯定是一個(gè)具有挑戰(zhàn)性的項(xiàng)目，但我相信你會(huì)在這個(gè)過程中學(xué)到很多東西。
  
• 

  因?yàn)槟惆凳?0納秒分辨率是可以接受的，一個(gè)50或100兆赫的定時(shí)器可以建立與10K或100K ECL，或肖特基TTL（74Sxx或74ASxx）。
  您需要一個(gè)精確的100兆赫振蕩器來為計(jì)數(shù)器計(jì)時(shí)。
  請(qǐng)注意，在您的頻率下，顯示器的更新速度將比眼睛能夠感知的快得多。
  
• End