隨著技術的提升，CPU肯定要不斷的提升密度，而面積是否增大則要看情況而定。

CPU從誕生起就伴隨著密度的不斷攀升

1971年誕生的4004是英特爾的第一款商用計算機處理器，它采用的10微米技術和現(xiàn)在的14納米相差甚遠，2250個晶體管的規(guī)模和現(xiàn)在動輒數(shù)十億晶體管的CPU更是沒法相比，但是無論哪個時代的主流CPU之間的面積都不會相差很多，無非是這一代大一點，下一代小一點，然后再下代還可能還大一點，但是無論怎么變，CPU的密度肯定是不斷增加的，也就是說單位面積內的晶體管越來越多，因為只有這樣才能不斷在單位面積內增強CPU的性能，并使CPU不斷增強的同時功耗越來越低。

增加密度和面積會為CPU帶來什么

45nm—32nm—22nm—14nm，CPU生產工藝的不斷進步可能很多人看來是順其自然，但是這里面每一次進步都面臨著巨大的問題和壓力，投入的資金也是呈幾何倍數(shù)增加，投資的增加就相當于成本的增加。拿現(xiàn)在的晶圓廠普遍使用的300毫米晶圓來說，面積越小的CPU芯片一個晶圓所能切割的成品芯片數(shù)量就越多，打個比方，進入成熟量產期的一片晶圓價值6000美元，片上一共能切割出200顆成品芯片，這樣簡單計算的話一顆芯片成本就在200元人民幣左右，不過我們還沒計算良品率，因為每一片晶圓都會有或多或少的不均勻瑕疵，如果這些瑕疵落在了芯片上，那這些芯片就不能用了，或者被降級出產，這些都是要付出的成本。

芯片越小，成品數(shù)量越多，晶圓邊上的邊角料也會浪費的越少

所以說，晶圓大小基本是固定的，而如果你的CPU設計的太大，一片晶圓總共才能產出20顆，還碰巧遇到不少瑕疵，報廢了10顆，那你的良品率才有50%，這樣生產出來的CPU一是保證不了產量，二是價格很高，很少人負擔得起；而如果芯片設計的較小，產出200顆，哪怕有瑕疵的占30%，還有140顆可用，市場風險和壓力明顯小多了。

CPU面積和性能之間的選擇

CPU當然也可以選擇增大面積，提升性能，就像英特爾面向企業(yè)級市場推出的至強系列CPU都相比酷睿系列擁有更大的核心面積，AMD今年推出的銳龍也是選擇了增大核心數(shù)的方式提升多核性能，成效顯著，還有AMD的線程撕裂者很有意思，直接拿四個銳龍芯片封裝到一個PCB上，總體面積雖說增大，但是不影響本身芯片良率，還能顯著增加核心數(shù)量和多核性能，價格還不會高的離譜，可謂一舉兩得。

AMD線程撕裂者，最多可達16核心

以上不管是至強還是銳龍，大都是選擇增加核心數(shù)量，增強多核性能的路線走來的，這也會帶來成本增加，頻率降低，功耗增大，沒有核芯顯卡等代價，所以說不斷提升工藝和CPU架構的效能還是重中之重，同樣是4核心的7700K比當年的4核Q6600性能和效率不知道強了多少倍，在加入了核芯顯卡等更多功能模塊的情況下比Q6600小的多，而同為14nm工藝的8700K為了增強性能，多加的兩個核心又使得面積比7700K明顯大一截，如果下一代9700K使用10nm工藝的話，那么在核心數(shù)量不變，頻率增加的情況下面積又會縮小，就是這樣的一個規(guī)律。

至于手機CPU，對功耗和面積極為敏感，牽一發(fā)而動全身，屬于理論上可以做大，但是絕對不能做大的范疇，所以留給手機CPU廠商的就是不斷追求工藝進步和單位面積效率增強，這也是近幾年的最先進工藝總是先用來生產手機CPU的一大原因。

首先呢，廠商是絕對會增加CPU的面積，以Intel現(xiàn)在的處理器為例，四核的Core i3系列核心面積為126mm2，六核的Core i5/i7核心面積為149.6mm2，而高端旗艦X299平臺的10核以下（Core i9-7900X以下）產品核心面積為322mm2，18核以下（Core i9-7920X到Core i9-7980X）的產品核心大小為484mm2，服務器用自強白金28核處理器核心面積高達646mm2，大家可以來感受下：

Core i7-8700K的核心

Core i9-7900X的核心

Core i9-7920X的核心

增大核心面積可以簡單粗暴的增加CPU的核心數(shù)量并加入更多的功能和指令集，然而這也提升了產品成本，應為晶圓的尺寸是固定的，切割出來的芯片越小成本就越低，而且在單位面積出錯率固定的情況下，面積越大的芯片蝕刻時上面有壞點變成不良片的可能性就越大，實際上大型芯片的不良率遠比小芯片高，所以廠商們都想放設法在盡可能小的芯片里堆更多的東西，那只能升級工藝了。

更先進半導體工藝的優(yōu)勢其一：降低生產成本

基本上所有芯片的生產都要經過7個工序，分別是：硅提純，切割晶圓，影印，蝕刻，重復、分層，封裝，測試，當中蝕刻工序最重要的工作，它是用激光在硅晶圓上面雕刻晶體管的過程，這個過程是由激光來完成的，所用激光的波長就是該技術提升的關鍵，它影響著在硅晶圓上蝕刻的最小尺寸，也就是線寬。

Intel不同制程工藝的成本、核心面積

我們常說的多少nm都是指線寬，也就是芯片上的門電路寬度，縮小線寬意味著晶體管可以做得更小、更密集，而且在相同的芯片復雜程度下可使用更小的晶圓，于是成本降低了。

更先進半導體工藝的優(yōu)勢其二：頻率更高，電壓更低

在縮短芯片內元件間距之后，晶體管間的電容也隨之降低，這可以提升晶體管的開關頻率，這時整個芯片的工作頻率就上去了，這也為什么每升級一次工藝CPU的頻率都會明顯提升的原因。

另外縮小晶體管的尺寸也會減少它們的內阻，這可以降低它們的導通電壓，這代表CPU可以在更低的電壓下工作，所以使用新制程的CPU的電壓較上一代產品都有所降低，另外CPU的功耗是與工作電壓的平方成正比的，工作電壓的降低，可使它們的功率也大幅度減小。

想了解更多有關科技、數(shù)碼、游戲、硬件等專業(yè)問答知識，歡迎右上角點擊關注我們【超能網】頭條號。

增加面積會大幅增加成本，晶元越大生產難度越高成本越大，這也是為什么高端芯片貴的原因，普通芯片一片晶元假設能切割1000塊，大芯片就只能切割100塊，然后芯片面積越大浪費的晶圓就越大，因為晶圓是圓柱型的，芯片是長方體，同時芯片越大越容易出問題，報廢率就越高，所以人們總是想辦法減小芯片而不是增大芯片，一切都是利益的因素，商人都不會做賠本的買賣，雖然更新生產工藝會花費上百億美元，但是新工藝的價值會達到數(shù)百億美元，如果工藝不行強行增加芯片面積往往是得不償失的，你是否愿意購買性能兩倍價格十倍的芯片？想信大多數(shù)人都不會選擇

這個問題具體回答會很復雜，但是我們簡單來說其實無非是成本、功耗和時序。

成本很好理解，一塊晶元面積和成本是固定的。如果CPU的面積擴大一倍，相同面積的晶元只能切出原來一半數(shù)量的CPU，那么CPU成本幾乎要翻倍了。

而功耗是另一方面。CPU本質其實是大量的MOSFET或FINFET元件組成的。這些元件可以看成是電壓控制的開關，本質上其實是電容。如果你的高中物理知識還沒忘，CPU的功耗大概是P=CV^2F。這里的C就是電容，V是供電電壓，F(xiàn)是頻率。所以CPU面積增大會導致電容增加，功耗直線上升。

而時許的問題就比較復雜了。我們可以簡單理解為CPU內部不同的元件時間要相互工作，他們本來應該都受到統(tǒng)一時鐘控制的，就像聽音樂走正步的士兵一樣。而電信號在導線上傳導是需要時間的，不同長度的導線使時鐘信號到達不同距離的元器件的時間也不一樣。就像一個喊口號的人在方陣中，方陣太大了就會導致遠處的人聽到的指令滯后，方陣就不整齊了。CPU面積加大就會導致時鐘或者時許紊亂。中間涉及到大量競爭冒險的問題，我不做展開。

綜上所述CPU面積增大帶來的問題很嚴重，如果再考慮設備小型化的趨勢、散熱控制等問題，面積控制就更關鍵了。

關于這個問題，是不是有一些愛好者對CPU生產有些誤會？

CPU首先是半導體，集成電路，手機常說的幾納米制程技術，就是說越是精密的加工技術，光刻機就可以在硅片上刻出的溝槽越細小，就能在單位面積上提高運算能力和集成能力，也就是我們所說的提高密度。

但是不是提高集成密度就能完全解決現(xiàn)在CPU對性能提升的要求呢？顯然也不是，就用現(xiàn)在的主流計算機CPU舉例吧，其實廠商為了提高性能，都會在面積上做出一定的妥協(xié)，比如酷睿和AMD芯片在同級性能的請款下，往往AMD就要在面積上做出一定的讓步，他們的CPU面積往往比酷睿的更大，這也側面反映出了AMD芯片的集成技術不如酷睿。

但當要增大的CPU面積的時候，必須要考慮到包括散熱、能耗、生產成本、良品率、芯片質量等問題，可以說是一個綜合考量的結果。當然這也擋不住芯片面積周期性往復的過程，永遠都是新一代芯片出來，因為有更高性能的要求，所以在原技術的基礎上擴大面積，然后第二年因為集成技術的提高，在相同性能的前提下又可以把面積縮小。這都是十分正常的事。

對于芯片生產這件事本身而言，肯定是永遠都要追求盡可能大的加工密度，但只要在合理的范圍內，面積的增加既符合需要也符合商業(yè)規(guī)則。

看了這么多答案也是醉了，這個和成本沒有半毛錢關系，主要是控制功耗和發(fā)熱量。為啥intel第一代膠水雙核發(fā)熱驚人，就是應為沒有任何制程上進步，直接把兩個CPU放在一起了，也就是面積直接翻倍，然后散熱就炸了。再說了cpu晶元的原材料是啥，是沙子好嘛，怎么可能貴，cpu貴在設計和研發(fā)環(huán)節(jié)，流一次片就大幾百萬，發(fā)現(xiàn)錯誤直接從來，設計成型的cpu批量生產成本是很小的

因為半導體發(fā)展起來的時候存儲器廠家放言，容量大小再不會與體積相關了。處理器廠家也緊接著放言，性能大小與體積也無關了。

當時世界普遍還在用打字機和錄像帶。

硬盤從g做到t，cpu從mhz變?yōu)間hz。微觀的就是體積不變，密度就更低。早先沒人覺得人類可以把芯片做到10納米，也沒人覺得硬盤可以做到1024t。

慢慢來嘛，更沒人覺得會有電腦用的上那種性能。而如果必要的需要那種性能，其實還是靠體積。比如巨型機。

而市面上的電腦，由于多年前夸下的�？�，和多年的產品習慣。使人們覺得，如果做大，就是往回發(fā)展了。又到了體積限制性能的時代了。這絕不允許發(fā)生。再者也不是沒有解決的方案。

性能到瓶頸時，人們往往想到的就是多個。一臺打字機不夠快就兩臺。但這種思維只能助我們再做一臺現(xiàn)代版的ENIAC。

為什么要小，首先從物理散熱這方面說，體積越小形狀越薄的物體散熱越快，從這方面就不能理解為何我們見到的處理器都是薄薄的一片。

重點是能耗，隨著移動設備的大范圍普及，移動處理器的需求劇增，移動設備有一個硬指標就是能耗，簡單點說就是充滿電能用多久。一種辦法是增大儲能量裝大容量電池，還有一個方法就是降低功耗。舉個例子，14納米技術和10納米技術不懂的人看上去相差并不大，但對應處理器中的無數(shù)個微小的晶體管的總能耗，差距就太大了，兩種技術的CPU每個晶體管的能耗相差并不是10／14，因為晶體管是一個立體，所以能耗是10／14的三次方，約等于36.44%，也就是說相同主頻相同晶體管數(shù)量的10納米處理器能耗理論上只有14納米處理器能耗的36.44%，所以就不難理解為什么處理器的密度會越來越高。

尺寸越小分布電容和電阻越小，延遲時間越�。ㄋ俣仍娇欤�、器件的負載越�。ü�耗越�。�；器件的尺寸就越小，噪聲就越低，所需的電源電壓越低，有進一步降低功耗，這是越小越好的首要原因。還有一個原因就是影響IC質量和成品率的最大敵人是材料缺陷和工藝過程的污染，越大的尺寸缺陷影響越大，越高的密度污染影響越大是很容易理解的。半導體工業(yè)的集成度是隨著材料純度越來越高，工藝過程避免污染的措施越來越完善鋪就的道路發(fā)展的，適度的尺寸和密度仍然是控制成本主要手段。再說一句，有些集成電路就是尺寸越大越好，例如，圖像傳感器的尺寸越大、靈敏度就越高，據(jù)說“哈勃”上用的CCD像感器件的尺寸就接近60x60毫米。功率器件也是越大越薄的散熱約好。

因為半導體是按wafer層級跑流水線制程的，一片wafer 300mm直徑，面積固定，一片wafer的工藝只要光罩數(shù)量相等，制造成本相差不大。所以在一片wafer上盡可能多的塞下更多的die，當然就可以降低成本，另一個，die越小，良品率越高。所以芯片設計上，縮小晶體管面積，提高晶體管密度才能降低成本。這就是原因