如圖所示為DDR的內存條，DDR屬于高速PCB，高速PCB的設計必須要保證信號的完整性，才能使芯片正常工作。說白了這些設計規(guī)則就是使數(shù)據(jù)通訊時的眼圖張開，如果不嚴格按照走線規(guī)則，眼圖就就會閉合，數(shù)據(jù)的判斷會出錯，嚴重時會通訊失敗，使機器無法正常開啟。

我們來看看32位的DDR2有哪些信號線。

4組數(shù)據(jù)線DQ（8位為一組）、4組數(shù)據(jù)選擇DQS(差分對)、4組數(shù)據(jù)掩碼DM、一組時鐘CLK(差分對)，還有命令地址線CA。這些信號都需要在PCB上做特殊處理，嚴格控制。

其中單端走線（DQ\DM\CA）要求50歐姆阻抗控制，長度等長控制。差分走線(DQS\CLK)要求100歐姆，長度等長控制。從圖中PCB看表層走線旁邊沒有銅箔覆蓋主要是信號線參考第二層做阻抗控制。信號線上的各種有弧度的彎曲（蛇形線），主要是做同組數(shù)據(jù)線的等長設計。具體設計規(guī)則如下：

總而言之，圖中的走線不是直線而是一些彎彎彎曲曲的走線（蛇形線），主要是為了使各種信號線能夠符合等長要求，保證眼圖張開，即信號的完整性。

你說的是內存條上的布線吧，蛇形走線是為了保持同類型信號線相同的時延，如果按照直線走，長度不一樣，線路上信號的頻率高，速度快，可能造成讀取的時候錯亂，請關注：容濟點火器

尤其是對于DRAM接口的PCB布線，這種對于接口信號同步要求極高的地方（時鐘上G），需要保證每條線都一樣長。所以有的布線即便本來可以連得很短的地方，也必須故意加長，布置成蛇形，使其延時與其他線路一致。線的長短和間隔是約束出來的， 不是隨意的 ， 所以和時鐘頻率， 延時關系，甚至硬件器件工藝都有關系 。

蛇形走線可以在很短的空間內進行很長的布線，所以很節(jié)省面積，本身對于電磁干擾還具有一定的抑制作用（充分利用布線的重疊部分進行抵消）。有的是為了防止電磁干擾（EMI），防止寄生干擾，并行線太多了會有電容效應 ，不能齊刷刷的 。高頻線路的電路板布線都需要考慮這些，主要要考慮電流或者電壓的突變點需要如何處理。對高頻部分進行隔離，高頻和低頻分開，插入電源線和地線，避免布線中大環(huán)路出現(xiàn)等都是一些方法。設計中避免尖角也是很有必要的，所以尖角都要弄成鈍角。

另外，走直線轉彎的時候會形成直角，低頻無所謂，高頻容易引起反射，最重要的是，90度加工時候容易翹起啊，特別容易折斷

能亂跑的線還要考慮過孔位置啥的 ， 還要考慮外設位置。

你看到的只有一層 ，中間還有若干層， 每層之間線的走向基本上都是垂直的 。

從電路原理到線路板圖，不管是自動布線還是人工布線，都有一個規(guī)則：走線最短，只有這樣在信號傳輸過程中，信號相互干擾和雜波干擾以及信號損失才能做到最小，信號傳輸距離最短，信號失真度最小。

不管是多層線路板還是單層電路板，都遵守著走線最短的原則，這就是為什么多層線路板有那么多穿孔過線的目的所在。

那為什么電路板還有那么多彎彎繞走線呢？由于線路板的大小受到整體安裝尺寸的限制之外，還要照顧元件的擺放位置美觀和安裝孔位的需求，因此就出現(xiàn)了很多走線不得不繞著走的情況。

看了下面那么多回復，基本全錯。

很簡單，大家仔細看，蛇皮走位的電路都特別細(記住這個特別細)。

根據(jù)法拉第(不是法拉利)電磁感應定理我們知道電線上有電流時會產生磁場。這個磁場在臨近線路中又因感應產生電流，這個有磁場感應產生的電流造成的雜波會干擾這條線路中原本電流要傳輸?shù)男盘�。一條直線越長，這種干擾越大，越細，越容易被干擾。從頭到位都受干擾。而用蛇皮走位就把干擾打斷了，變成一小節(jié)一小節(jié)的干擾。

再配合一群蛇皮合理糾纏在一起電磁場相互抵消，最后剩下的干擾就小多了。

物理學里面三個基本要素，電阻、電感、電容，電容的特點通交阻直。自從有了電路板后，物理學概念多了一個傳輸線的概念。

1、正常從a點傳輸?shù)絙點的信號，如方波，理想接收端情況是，接收到的仍然是方波，而且是按照規(guī)定時間到達的。

2、上面接收端的要求可以提煉出傳輸線的基本物理特性是信號質量和時延。

3、電路板設計主要解決信號質量和時延問題，專業(yè)叫法si，信號完整性分析。

4、回答樓主問題，并行16位或者32位總線，接收端要求一定的時間內到達，有一個時間窗口，這時候16位或者32位總線長度就必須一致，就是圖片看到的蛇形線。目的是解決時延問題。

5、為了解決信號質量問題，ddr靠近金手指那個方向，有一排電阻，排阻，那個就是為了改善信號質量的。

電學的知識大家都回答的很好，我就不啰嗦了，我只提一點：高速公路為什么不修成筆直的而經常有彎？就是怕駕駛員太單調注意力不集中！這個道理和電路板的線路差不多，信號傳輸時經常拐彎，信號跑起來不單調注意力集中，不容易產生干擾信號！

從你提供的PCB電路板照片來看，這是一塊PCI接口DDR內存條，因為內存條的讀寫速率非常高，以往的DDR1內存條工作頻率為200MHZ、333MHZ等；DDR2內存條工作頻率為800MHZ、1066MHZ等；DDR3內存條工作頻率為1333MHZ、1600MHZ；如今主流的第四代內存條DDR4工作頻率有2400MHZ、2666MHZ、3000MHZ等，內存條也是經歷過幾代更新，無論是內存還是速率都有很大的提升，早期的內存條容量只有128M、256M等，如今提升到8G、16G、32G等。

DDR內存條接口幾乎都是高速的并行信號線，走蛇形線可以讓同組信號線之間盡量等長，減少同組信號線之間的時間偏移，是信號傳輸盡量保持同一時刻。說白了就是使信號線等長讓信號傳輸?shù)葧r！因為內存條屬于高速信號，若同組信號之間時間偏移較大的話會導致數(shù)據(jù)錯亂。

高頻信號線對PCB走線要求十分嚴格，阻抗匹配、線寬、線距、銅箔厚度、板層結構等都很講究！

其次，走蛇形線相當于一個電感，具有電感濾波作用，提高信號抗干擾能力。

以上是本人的觀點，大家有什么看法？請評論區(qū)發(fā)表自己的意見，謝謝。

一般線路板走線都是最短線路為主，但是為了元件排布和外形要求就會彎曲的避開一些區(qū)域。還有一點就是，高頻線路和高速線路時序要求很高，所以要求每條線長度一樣，因此即使沒有元件也會做一些彎曲以達到長度相同。就用ddr內存這種高速板比喻一下，元件的一個引腳就是一條路，如果一條路只有一公里，另外一條路一百公里，兩輛同速車輛，那一公里的路走完了，一百公里的還沒到，這是就會造成數(shù)據(jù)錯亂（時序錯亂），因此就有必要所有的路線長度一樣，即使原本可以一公里長，那也要做到一百公里，這樣才能讓車同時到達。這也就是高速線路板總線有時候拐彎的原因。

簡單的說，一是為了電器原件間的電氣連接，二是消除分布電容，現(xiàn)在隨著多層電路板的應用，各種轉彎的電路板已經減少了。根據(jù)電路原理圖設計印制板是一項復雜的技術，隨著各種軟件的應用越來越簡潔，美觀。

這叫網絡等長，確保同一排線同時發(fā)出的信號同時到達目的地的方法，在高頻電路中如果不這樣做，很可能這次這跟信號線發(fā)出的信號，因為走線比別的信號線長這么一丟丟，信號就會多走一個周期，數(shù)據(jù)就會錯誤，你可以算一下現(xiàn)在電腦中內存條233MHz的總線波長就知道了。